今天出去玩了!
浑浊的台湾海峡高速公路上要回收的五一假期快乐♻️顶好看的商务印书馆展览[鼓掌]
(看着满墙的名人老照片,几乎是正好比我大100岁的人们,脑海中浮现无数quen Pian [哇])
图三的地图太好玩了,细看福州地名的英文翻译,屏山screen hill,水部门是water gate
然后城西北居然是刑场,哈哈哈哈难怪以前都说屏西附近是乱葬岗
#ni的不精緻plog#
浑浊的台湾海峡高速公路上要回收的五一假期快乐♻️顶好看的商务印书馆展览[鼓掌]
(看着满墙的名人老照片,几乎是正好比我大100岁的人们,脑海中浮现无数quen Pian [哇])
图三的地图太好玩了,细看福州地名的英文翻译,屏山screen hill,水部门是water gate
然后城西北居然是刑场,哈哈哈哈难怪以前都说屏西附近是乱葬岗
#ni的不精緻plog#
突发更新,Intel 4确认大约2倍Intel 7的密度(具体数值还有待确认),以及同频提升20%的性能。
目前来看这个Intel 4对得起4的名称,纸面上应该是最强的4nm 5nm。
以下信息为群里直接复制的。
#VLSI22 pt1:
Intel 4 update:
EUV + FinFet
50nm gate pitch
30nm fin pitch
40nm min metal pitch
16 metal layers
Enhanced Copper at lower layers for lower line resistance
8 VT options (4N+4P)
Claims of 2x area scaling of HP logic library, plus +20% perf at iso-power over Intel 7.
#VLSI22 Thread Part 2:
Also from Intel, Low power 6T SRAM on Intel 4:
Old 6T design:
5.8x power at 23.8 Mb/mm2
Old 8T design:
1.0x power at 13.7 Mb/mm2
New 6T design:
1.03x power at 19.4 Mb/mm2
TL;DR can now offer low power SRAM at better density. No word on latency
目前来看这个Intel 4对得起4的名称,纸面上应该是最强的4nm 5nm。
以下信息为群里直接复制的。
#VLSI22 pt1:
Intel 4 update:
EUV + FinFet
50nm gate pitch
30nm fin pitch
40nm min metal pitch
16 metal layers
Enhanced Copper at lower layers for lower line resistance
8 VT options (4N+4P)
Claims of 2x area scaling of HP logic library, plus +20% perf at iso-power over Intel 7.
#VLSI22 Thread Part 2:
Also from Intel, Low power 6T SRAM on Intel 4:
Old 6T design:
5.8x power at 23.8 Mb/mm2
Old 8T design:
1.0x power at 13.7 Mb/mm2
New 6T design:
1.03x power at 19.4 Mb/mm2
TL;DR can now offer low power SRAM at better density. No word on latency
#pile[超话]# #Pile#
【イベント】
『#Pile# さん5thアルバム『GATE』発売記念イベント』が終了いたしました
ご本人から入れてもらったサイン入りのジャケットは宝物間違いなし✨
CDもたくさん聴いてほしいゲマ‼️
イベント終了後にお写真をいただいたので、こちらもチェックゲマ
来自akiba_gema的Twitter
【イベント】
『#Pile# さん5thアルバム『GATE』発売記念イベント』が終了いたしました
ご本人から入れてもらったサイン入りのジャケットは宝物間違いなし✨
CDもたくさん聴いてほしいゲマ‼️
イベント終了後にお写真をいただいたので、こちらもチェックゲマ
来自akiba_gema的Twitter
✋热门推荐