#方心萌动,探险一夏#
M_nIO用来选择对MEM还是I/O读写，M_nIO = 1，选择存贮器MEM；M_nIO = 0，选择I/O设备。nRD = 0为读操作；nWR = 0为写操作。对MEM、I/O的写脉冲宽度与T2一致；读脉冲宽度与T2+T3一致，T2、T3由CON单元提供。
在理解读写控制逻辑的基础上我们设计一个总线传输的实验。实验所用总线传输实验框图如下图所示，它将几种不同的设备挂至总线上，有存贮器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传输。

#全国最远异地恋挑战大赛#
时序部件包括：
1、时钟脉冲发生器
主要由振荡电路、分频电路组成，其作用是产生一定频率的时钟脉冲，作为计算机中基准时钟信号。
​2、节拍脉冲发生器
​时钟脉冲经过节拍脉冲发生器，产生一序列的节拍电平和工作脉冲，节拍电平是保证计算机微操作的时序性。一个机器周期包含多个节拍电平，一个节拍单位又包含多个工作脉冲。
3、启动停止控制电路
计算机是靠非常严格的节拍脉冲，按时间的先后次序一步一步地控制各部件工作的，所以，机器启停的标志是有无节拍脉冲，节拍脉冲必须按一定的时序启动和停止。
本实验使用Verilog或VHDL语言，设计一个时序发生器，时钟脉冲由CON单元的CLK提供，输出如下图所示的节拍信号。CON单元提供一个复位信号nRst，nRst低电平时，T1、T2、T3输出低电平；一个启动信号nSTART，一个停止信号nSTOP，在时钟信号CLK的上升沿，检测到nSTART信号为低电平、nSTOP信号为高电平，T1、T2、T3输出环形脉冲；在T3的下降沿，如果检测到nSTOP为低，T1、T2、T3输出低电平。

#苏姑娘的碎碎念#
真切感受到了T2，自主意识越来越厉害。我上班陪她时间太少，连着几晚半夜去找奶奶，最近奶奶夜里都回去睡了，小家伙适应的很快，没有再找，睡得也好了。
早上我刷牙，她搬个小凳子站旁边，看看我，喊妈妈，笑笑，再喊，还要亲亲我摸摸我，乐此不疲。是那种妈妈在身边的快乐感。我在家就粘着我不要别人，我要出门上班了，她就去找爸爸或者奶奶，一点不留恋的样子，适应能力好到让人心疼，也太机灵了。知道接下来一天都得靠另一个人，先讨好。常常觉得她还是不够有安全感，可是好无奈。