第37届芝加哥国际儿童电影节将在今天拉开帷幕！该电影节是世界上仅有的两个奥斯卡级别的儿童电影节之一。今年的电影节将于11月13日开幕，持续至11月22日。
此次电影节将包含来自52个国家的264部儿童影视作品，其中分为20部正片以及244部短片，电影节中展示的作品都将在活动结束时被赋予对应的奖项。今年该活动也将首次以线上观影的形式与大家见面，更多详情可登录以下网址了解：www.Facets.org/cicff
图1来源：影片《And Then Something Changed》 (Australia, 2019, short film), directed by director Keiran Watson-Bonnice.
图2来源：影片《The Tournament》(Canada, 2020, short film), directed by Sam Vint.
图3来源：影片《Dreambuilders》(Denmark, 2020, feature film), directed by Kim Hagen Jensen.
图4来源：影片《Umbrellas》(France, 2020, short film), directed by Jose Prats and Alvaro Robles.
#云游芝加哥#
此次电影节将包含来自52个国家的264部儿童影视作品，其中分为20部正片以及244部短片，电影节中展示的作品都将在活动结束时被赋予对应的奖项。今年该活动也将首次以线上观影的形式与大家见面，更多详情可登录以下网址了解：www.Facets.org/cicff
图1来源：影片《And Then Something Changed》 (Australia, 2019, short film), directed by director Keiran Watson-Bonnice.
图2来源：影片《The Tournament》(Canada, 2020, short film), directed by Sam Vint.
图3来源：影片《Dreambuilders》(Denmark, 2020, feature film), directed by Kim Hagen Jensen.
图4来源：影片《Umbrellas》(France, 2020, short film), directed by Jose Prats and Alvaro Robles.
#云游芝加哥#
#教育信息化#【亚洲接入互联网35周年纪念座谈会在线举行，大咖回顾互联网走向全球互联的背后】2020年是CSNET帮助亚洲国家首次接入当时以美国为中心的互联网的35周年。美国东部时间10月23日晚7点，时任CSNET项目的两位领导David Farber（大卫·法布尔）和Larry Landweber（拉里·兰德韦伯）主持了一个在线纪念座谈会，以庆祝这一历史并展望未来。众多参与者和推动者做了发言交流。座谈会由互联网之父Vint Cerf（温顿·瑟夫）介绍CSNET的创始缘由开启……会议详情→https://t.cn/A6bFryHE
根据摩尔定律，晶体管尺寸每两年缩小0.7倍。为了保持这种微缩路径，业界在几年前就从 “老式”的平面MOSFET转向了FinFET晶体管架构。在FinFET中，源极和漏极之间的沟道呈鳍片状，栅极环绕这个3D通道，从沟道的3个侧面提供控制。这种多栅极结构可以消除短沟道效应，短沟道效应在栅极长度减小时开始降低晶体管的性能。
2012年，第一款商用22nm FinFET问世。从那时起，为了提高性能和减小面积，人们对架构进行了改进。例如，鳍片高度增加，以在相同的面积上获得更高的器件驱动电流。如今，工业界已经有7nm芯片投入生产，其“内部”有FinFET。在最先进节点的单元层面，track高度为6T的标准单元每个器件具有2个鳍片，接触间距小至57nm。6T的意思是在单元高度范围内可以容纳6条金属线。
具有2个鳍片的6T标准单元设计（CPP=触点多晶硅间距；FP=鳍片间距；黑色=金属-2布线track；红色=栅极；蓝色=栅极触点；绿色=有源部件（即鳍片）；紫色=有源触点）。
为了跟上前道工序的面积微缩，BEOL尺寸以更快的速度减小，导致金属间距越来越小，导线的横截面积也越来越小。如今，大多数关键的本地互连(如M1和M2)的金属间距都只有40nm。铜基双镶嵌（dual damascene）是制造互连的主要工艺流程。
双镶嵌始于在结构上沉积低k介电材料。这些低k薄膜旨在降低芯片的电容和延迟。在接下来的步骤中，会形成孔隙和沟槽。最近，所有领先的逻辑制造商都宣布在他们的技术中使用EUV光刻技术，以便在狭窄的间距下保持成本效益。
在图案化后，人们添加金属阻挡层，以防止铜原子迁移到低k材料中。通过内衬和铜种子对阻挡层进行涂层后，对结构进行铜电镀，然后采用化学机械抛光(CMP)步骤来完成双镶嵌模块。
布线拥塞和显着的RC延迟（由于增加的电阻电容（RC）产品）已成为进一步扩大互连规模的重要瓶颈，推动了在BEOL中引入新材料和集成方案的需求。最近，业界已将Co用作局部的替代金属，并且一些公司在中间层使用气隙作为替代的低k介电材料。
FEOL和BEOL之间的连接由MOL提供。在很长一段时间内，MOL被组织成单层接触，但现在它扩展到几个层，包括例如Mint和Vint层。这些层将电信号从晶体管的源极、漏极和栅极传送到本地互连，反之亦然。
在晶体管方面，源极/漏极接触电阻已成为芯片行业的重要问题。随着晶体管尺寸的缩小，可用于制造触点的面积相应地减小了。由于源极/漏极接触电阻与接触面积成正比，这就导致了源极/漏极接触电阻的急剧增加。多年来，imec开发了改进的源/漏接触方案，以减小寄生电阻，这主要是通过提高半导体侧的掺杂水平，以及优化金属（通常是过渡金属硅化物）和半导体之间的界面质量来实现。
为了进一步提高MOL的连通性，我们引入了结构微缩助推器（structural scaling boosters）。其中一个例子是自对准栅极触点（self-aligned gate contact），它允许将栅极触点直接放置在有源器件的顶部。这使得栅极接入更加灵活，并减少了整体接触面积。业界在当今的芯片设计中采用了这种技术，以进一步提高布线能力。
2012年，第一款商用22nm FinFET问世。从那时起，为了提高性能和减小面积，人们对架构进行了改进。例如，鳍片高度增加，以在相同的面积上获得更高的器件驱动电流。如今，工业界已经有7nm芯片投入生产，其“内部”有FinFET。在最先进节点的单元层面，track高度为6T的标准单元每个器件具有2个鳍片，接触间距小至57nm。6T的意思是在单元高度范围内可以容纳6条金属线。
具有2个鳍片的6T标准单元设计（CPP=触点多晶硅间距；FP=鳍片间距；黑色=金属-2布线track；红色=栅极；蓝色=栅极触点；绿色=有源部件（即鳍片）；紫色=有源触点）。
为了跟上前道工序的面积微缩，BEOL尺寸以更快的速度减小，导致金属间距越来越小，导线的横截面积也越来越小。如今，大多数关键的本地互连(如M1和M2)的金属间距都只有40nm。铜基双镶嵌（dual damascene）是制造互连的主要工艺流程。
双镶嵌始于在结构上沉积低k介电材料。这些低k薄膜旨在降低芯片的电容和延迟。在接下来的步骤中，会形成孔隙和沟槽。最近，所有领先的逻辑制造商都宣布在他们的技术中使用EUV光刻技术，以便在狭窄的间距下保持成本效益。
在图案化后，人们添加金属阻挡层，以防止铜原子迁移到低k材料中。通过内衬和铜种子对阻挡层进行涂层后，对结构进行铜电镀，然后采用化学机械抛光(CMP)步骤来完成双镶嵌模块。
布线拥塞和显着的RC延迟（由于增加的电阻电容（RC）产品）已成为进一步扩大互连规模的重要瓶颈，推动了在BEOL中引入新材料和集成方案的需求。最近，业界已将Co用作局部的替代金属，并且一些公司在中间层使用气隙作为替代的低k介电材料。
FEOL和BEOL之间的连接由MOL提供。在很长一段时间内，MOL被组织成单层接触，但现在它扩展到几个层，包括例如Mint和Vint层。这些层将电信号从晶体管的源极、漏极和栅极传送到本地互连，反之亦然。
在晶体管方面，源极/漏极接触电阻已成为芯片行业的重要问题。随着晶体管尺寸的缩小，可用于制造触点的面积相应地减小了。由于源极/漏极接触电阻与接触面积成正比，这就导致了源极/漏极接触电阻的急剧增加。多年来，imec开发了改进的源/漏接触方案，以减小寄生电阻，这主要是通过提高半导体侧的掺杂水平，以及优化金属（通常是过渡金属硅化物）和半导体之间的界面质量来实现。
为了进一步提高MOL的连通性，我们引入了结构微缩助推器（structural scaling boosters）。其中一个例子是自对准栅极触点（self-aligned gate contact），它允许将栅极触点直接放置在有源器件的顶部。这使得栅极接入更加灵活，并减少了整体接触面积。业界在当今的芯片设计中采用了这种技术，以进一步提高布线能力。
✋热门推荐