Una person a con i capelli di una mucca dice di avere una mucca, questo è vantarsi;C'è una mucca che mostra una mucca, che è calm a;Ci sono nove bovini per tirare fuori ogni testa per una passeggiata, cioè per mostrare;Ci sono nove bovini da mostrare un pelo, che è chiamato low-key;C'è un allevamento che finge di non aver mai visto peli di bestiame, perché la città è troppo profonda.La boxe rende la gente comprensiva, Frank fa chiudere la gente, ostentare fa disgustare la gente, il basso-key rende la gente sincera, e il governo della città dà la distanza alla gente.
有关三星的 5nm 工艺，之前写过文章介绍了，写个知乎想法总结下，恰巧也算是风口浪尖。
首先三星 5LPE 和台积电 N5，虽然都叫 5nm，但两者差别很大。我已经不止一次地说过，这个所谓的几 nm，现在纯粹是个营销概念，高兴的话我也可以叫它 6.66nm。因为 5nm 工艺也并不存在晶体管的某一部分真的是 5nm（FinFET 晶体管上目前唯一接近这个数字的是 fin 宽度）。
事实上，从三星在初代 7nm 路径上开始选择最早做几层的 EUV；以及 Intel 10nm 跟别家差别甚大；外加节点数字 0.7 倍步进的传统已经彻底被打破（好像 12nm 是始作俑者，后续出来 8nm、6nm 这种）。如今几个主要尖端工艺芯片制造厂的这个几 nm 就已经彻底失去了其原本的意义，再也不能同日而语了。
-----
台积电的 N5 应该算是对 N7 工艺的完整迭代，这也是符合传统的，0.7 倍步进为一代（ 7nm x 0.7 ≈ 5nm）。不过三星的 5LPE 可不是这样。在三星的路线图上，7nm 同代工艺加强，包含了 6nm、5nm、4nm（下图）。
用 Intel 早期命名方法，这其实应该算是 7nm+、7nm++ 和 7nm+++。但这么说也并不公平，单就晶体管密度来看，三星 5LPE 事实上也高于台积电 N7+（按照 N7+ 比 N7 的晶体管密度高出 1.2 倍来算）。
关注一下三星预期的 4nm 工艺晶体管密度就会发现，它其实都远低于 Intel 预期中的 7nm。越往后，越没有了直接用工艺数字对比的可行性。
另外在 3nm 工艺演进上，预计台积电会和三星发生更大程度的分歧。我觉得在 7nm 率先某几层用 EUV 开始，三星的路线就已经定位在完整迭代上跨大步子了。三星 3nm 会用 GAA 结构的晶体管（纳米片、纳米线都有可能，2019 年这代工艺的 PDK 就进入了 Alpha 阶段），而台积电预计仍会采用 FinFET（至少最早的 3nm 仍会采用 FinFET）。
所以再往下，我觉得各代都可以不用再标数字了，反正差别都大成这样了。
-----
说回三星 5LPE。事实上作为对 7LPP 的加强，5LPE 几乎没有调整晶体管本身的关键尺寸，包括什么 fin pitch、gate pitch 之类的。那怎么做晶体管密度提升的呢？
主要是靠引入一种新的单元库（6T），还有像 SDB（dummy gate）这类方案。我觉得最大变化的还是 6T UHD（超高密度）单元库的引入——相比以前，缩减了一个 fin。这样整体单元高度就变小了。不过缩减 fin，其实是要求工艺改进的，比如 low-k spacer 层材料或者之类的变化（具体的不清楚），才能确保性能不会暴降。
6T UHD 单元库的引入可以让晶体管密度 +33%。不过减 fin 就意味着性能会变差，这也是事实。
在做 IC 设计时，专注性能的关键路径仍然不可能用 6T UHD，而会继续采用密度明显更低的 7.5T HD 单元。7.5T 单元能达到的密度，应该和 7LPP 一个量级（看单元高度，其实 7.5T 还大于 7nm 的 HD 单元）——三星宣传 7.5T 性能会有 11% 的提升。
-----
那如果说的确是工艺，导致骁龙 888 峰值性能下的功耗表现差——则也很大程度看骁龙 888 本身设计时的取舍——这可能和 EDA 工具也有关系。或许是三星在给 6T 单元减 fin 时，做晶体管加强搞得不靠谱，我瞎说的。不过无论如何，高通、三星 foundry，以及 EDA 工具厂商（可能是几家的工具都做），其合作都会非常紧密，我 YY 各环节可能也都会有问题；但三星 foundry 的锅可能是大头。
另外还想补充说几句，由于 5LPE 是 7LPP 的同代演进，所以很大程度上，对于芯片设计公司来说，从 7LPP 换到 5LPE，很多 IP 是可以复用的（而台积电 N7 -> N5 显然不行，不过不知道 N7+ 和 N5 是否有这个关系，因为 N7 和 N7+ 其实是 IP 不兼容的）。
以芯片设计 12-18 个月的周期来推，骁龙 888 选择三星 5LPE，这个是至少一年多前在做定义的时候就已经敲定了的，中途也不可能再换台积电。当初做选择的考量可能是多方面的，我想其中 IP 复用以极大节省设计成本，对高通而言应该不是个考虑因素；因为高通和台积电的合作其实也挺多。至于 5LPE 本身的成本，估计的确会有优势，前期评估的时候，不知道高通的考量是什么。
最后补充一点，Cortex-X1 本身是牺牲功耗换取性能的一个 CPU IP——这是 X1 原本的设计思路，这和 A78 这类 IP 很不一样。这应该也是加剧骁龙 888 功耗悲剧的原因之一。
首先三星 5LPE 和台积电 N5，虽然都叫 5nm，但两者差别很大。我已经不止一次地说过，这个所谓的几 nm，现在纯粹是个营销概念，高兴的话我也可以叫它 6.66nm。因为 5nm 工艺也并不存在晶体管的某一部分真的是 5nm（FinFET 晶体管上目前唯一接近这个数字的是 fin 宽度）。
事实上，从三星在初代 7nm 路径上开始选择最早做几层的 EUV；以及 Intel 10nm 跟别家差别甚大；外加节点数字 0.7 倍步进的传统已经彻底被打破（好像 12nm 是始作俑者，后续出来 8nm、6nm 这种）。如今几个主要尖端工艺芯片制造厂的这个几 nm 就已经彻底失去了其原本的意义，再也不能同日而语了。
-----
台积电的 N5 应该算是对 N7 工艺的完整迭代，这也是符合传统的，0.7 倍步进为一代（ 7nm x 0.7 ≈ 5nm）。不过三星的 5LPE 可不是这样。在三星的路线图上，7nm 同代工艺加强，包含了 6nm、5nm、4nm（下图）。
用 Intel 早期命名方法，这其实应该算是 7nm+、7nm++ 和 7nm+++。但这么说也并不公平，单就晶体管密度来看，三星 5LPE 事实上也高于台积电 N7+（按照 N7+ 比 N7 的晶体管密度高出 1.2 倍来算）。
关注一下三星预期的 4nm 工艺晶体管密度就会发现，它其实都远低于 Intel 预期中的 7nm。越往后，越没有了直接用工艺数字对比的可行性。
另外在 3nm 工艺演进上，预计台积电会和三星发生更大程度的分歧。我觉得在 7nm 率先某几层用 EUV 开始，三星的路线就已经定位在完整迭代上跨大步子了。三星 3nm 会用 GAA 结构的晶体管（纳米片、纳米线都有可能，2019 年这代工艺的 PDK 就进入了 Alpha 阶段），而台积电预计仍会采用 FinFET（至少最早的 3nm 仍会采用 FinFET）。
所以再往下，我觉得各代都可以不用再标数字了，反正差别都大成这样了。
-----
说回三星 5LPE。事实上作为对 7LPP 的加强，5LPE 几乎没有调整晶体管本身的关键尺寸，包括什么 fin pitch、gate pitch 之类的。那怎么做晶体管密度提升的呢？
主要是靠引入一种新的单元库（6T），还有像 SDB（dummy gate）这类方案。我觉得最大变化的还是 6T UHD（超高密度）单元库的引入——相比以前，缩减了一个 fin。这样整体单元高度就变小了。不过缩减 fin，其实是要求工艺改进的，比如 low-k spacer 层材料或者之类的变化（具体的不清楚），才能确保性能不会暴降。
6T UHD 单元库的引入可以让晶体管密度 +33%。不过减 fin 就意味着性能会变差，这也是事实。
在做 IC 设计时，专注性能的关键路径仍然不可能用 6T UHD，而会继续采用密度明显更低的 7.5T HD 单元。7.5T 单元能达到的密度，应该和 7LPP 一个量级（看单元高度，其实 7.5T 还大于 7nm 的 HD 单元）——三星宣传 7.5T 性能会有 11% 的提升。
-----
那如果说的确是工艺，导致骁龙 888 峰值性能下的功耗表现差——则也很大程度看骁龙 888 本身设计时的取舍——这可能和 EDA 工具也有关系。或许是三星在给 6T 单元减 fin 时，做晶体管加强搞得不靠谱，我瞎说的。不过无论如何，高通、三星 foundry，以及 EDA 工具厂商（可能是几家的工具都做），其合作都会非常紧密，我 YY 各环节可能也都会有问题；但三星 foundry 的锅可能是大头。
另外还想补充说几句，由于 5LPE 是 7LPP 的同代演进，所以很大程度上，对于芯片设计公司来说，从 7LPP 换到 5LPE，很多 IP 是可以复用的（而台积电 N7 -> N5 显然不行，不过不知道 N7+ 和 N5 是否有这个关系，因为 N7 和 N7+ 其实是 IP 不兼容的）。
以芯片设计 12-18 个月的周期来推，骁龙 888 选择三星 5LPE，这个是至少一年多前在做定义的时候就已经敲定了的，中途也不可能再换台积电。当初做选择的考量可能是多方面的，我想其中 IP 复用以极大节省设计成本，对高通而言应该不是个考虑因素；因为高通和台积电的合作其实也挺多。至于 5LPE 本身的成本，估计的确会有优势，前期评估的时候，不知道高通的考量是什么。
最后补充一点，Cortex-X1 本身是牺牲功耗换取性能的一个 CPU IP——这是 X1 原本的设计思路，这和 A78 这类 IP 很不一样。这应该也是加剧骁龙 888 功耗悲剧的原因之一。
5G和半导体材料概念价值潜力股
5G基站建设概念股：
设备商：中兴通讯、烽火通信；
PCB：深南电路、沪电股份、生益科技；
光模块：光迅科技、中际旭创、华工科技；
天线：通宇通讯、东山精密、世嘉科技；
天线振子：硕贝德、信维通信、飞荣达、科创新源；
射频：卓胜微；
滤波器：大富科技、武汉凡谷、世嘉科技、东山精密、春兴精工；
小基站：宜通世纪、华星创业、邦讯技术；
网络规划实施：国脉科技、杰赛科技、日海智能、中通国脉、富春股份；
基站配套：数知科技、北讯集团、英维克、日海智能、中光防雷。
半导体材料概念股，重点包括光刻胶、湿化学品、抛光垫和抛光液、特种气体、靶材等细分领域；
光刻胶：飞凯材料、晶瑞股份、上海新阳、南大光电，广信材料，容大感光，强力新材。
湿化学品：晶瑞股份、江化微、上海新阳、滨化股份、多氟多、嘉化能源、巨化股份、新宙邦、兴发集团
抛光垫和抛光液：安集科技、鼎龙股份
特种气体：昊华科技、雅克科技、华特气体、三孚股份、南大光电、巨化股份
靶材：江丰电子、有研新材、阿石创
其他(low-K、high-K)：雅克科技、隆华科技。
最后，再给大家分享一下半导体概念股，近期不少个股出现了较大幅度的调整，其中不乏一些质地不错、估值低估、优质稀缺的个股，如果短期有回调，可以关注低吸机会：
设备：北方华创、中微公司、华峰测控、长川科技、精测电子、联得装备、万业企业、晶盛机电等；
材料：三安光电、深南电路、鼎龙股份、安集科技、巨化股份、江化微、华特气体、南大光电、联瑞新材、飞凯材料、阿石创、强力新材、菲利华、雅克科技、上海新阳、中环股份、兴森科技等；
封测：长电科技、通富微电、华天科技、晶方科技、兴森科技、太极实业等；
功率半导体：斯达半导、扬杰科技、富满电子、士兰微、捷捷微电等；
存储器：兆易创新、北京君正、澜起科技等。
5G基站建设概念股：
设备商：中兴通讯、烽火通信；
PCB：深南电路、沪电股份、生益科技；
光模块：光迅科技、中际旭创、华工科技；
天线：通宇通讯、东山精密、世嘉科技；
天线振子：硕贝德、信维通信、飞荣达、科创新源；
射频：卓胜微；
滤波器：大富科技、武汉凡谷、世嘉科技、东山精密、春兴精工；
小基站：宜通世纪、华星创业、邦讯技术；
网络规划实施：国脉科技、杰赛科技、日海智能、中通国脉、富春股份；
基站配套：数知科技、北讯集团、英维克、日海智能、中光防雷。
半导体材料概念股，重点包括光刻胶、湿化学品、抛光垫和抛光液、特种气体、靶材等细分领域；
光刻胶：飞凯材料、晶瑞股份、上海新阳、南大光电，广信材料，容大感光，强力新材。
湿化学品：晶瑞股份、江化微、上海新阳、滨化股份、多氟多、嘉化能源、巨化股份、新宙邦、兴发集团
抛光垫和抛光液：安集科技、鼎龙股份
特种气体：昊华科技、雅克科技、华特气体、三孚股份、南大光电、巨化股份
靶材：江丰电子、有研新材、阿石创
其他(low-K、high-K)：雅克科技、隆华科技。
最后，再给大家分享一下半导体概念股，近期不少个股出现了较大幅度的调整，其中不乏一些质地不错、估值低估、优质稀缺的个股，如果短期有回调，可以关注低吸机会：
设备：北方华创、中微公司、华峰测控、长川科技、精测电子、联得装备、万业企业、晶盛机电等；
材料：三安光电、深南电路、鼎龙股份、安集科技、巨化股份、江化微、华特气体、南大光电、联瑞新材、飞凯材料、阿石创、强力新材、菲利华、雅克科技、上海新阳、中环股份、兴森科技等；
封测：长电科技、通富微电、华天科技、晶方科技、兴森科技、太极实业等；
功率半导体：斯达半导、扬杰科技、富满电子、士兰微、捷捷微电等；
存储器：兆易创新、北京君正、澜起科技等。
✋热门推荐