近日，7位#新西兰奥塔哥大学# 的科研学者入选皇家学会Te Apārangi并被授予研究员资格，这是对他们在研究、学术以及知识进步方面基于国际标准的最高认可。
左上角顺时针顺序介绍: Angela Wanhalla教授（历史学系），Murray Thomson教授（牙医学院），Debbie Hay教授（药理学系），Emerita Barbara Brookes教授（历史学系），Nigel Perry教授（植物食品与化学系），Peter Fineran教授（微生物与免疫学系）以及Philip Hill教授（预防与社会医学系）
左上角顺时针顺序介绍: Angela Wanhalla教授（历史学系），Murray Thomson教授（牙医学院），Debbie Hay教授（药理学系），Emerita Barbara Brookes教授（历史学系），Nigel Perry教授（植物食品与化学系），Peter Fineran教授（微生物与免疫学系）以及Philip Hill教授（预防与社会医学系）
【Graphcore使用台积电3D芯片技术将人工智能速度提高40%】总部位于英国的AI计算机公司Graphcore在不改变其专用AI处理器核心的情况下，极大地提高了计算机的性能。重点在于，制造过程中使用了台积电的Wafer-on-Wafer 3D集成技术，将供电芯片连接到Graphcore的AI处理器。
Graphcore 高管表示，这种名为Bow的新型组合芯片适用于伦敦的一个地区，是市场上第一个使用晶圆对晶圆键合的芯片。添加供电硅意味着Bow可以运行得更快 —— 1.85GHz，而不是1.35 GHz，比前代产品的电压更低。这就意味着，与上一代计算机相比，计算机训练神经网络的速度提高了40%，能耗降低了16%。重要的是，用户无需更改其软件即可获得这种改进。
Graphcore首席技术官兼联合创始人Simon Knowles表示：“我们正在进入一个先进封装的时代，在这个时代中，多个硅芯片将被组装在一起，以补充我们在不断放缓的摩尔定律道路上不断取得进步所带来的性能优势。”Bow及其前身Colossus MK2均使用相同的制造技术，即台积电的N7制造。
在其他3D芯片堆叠技术中，比如英特尔的Foveros，已经删除的芯片被连接到其他芯片或晶圆上。在台积电的 SoIC WoW技术中，两个完整的芯片晶圆是键合的。每个芯片上的铜焊盘在晶圆对齐时匹配。当两个晶片被压在一起时，焊盘熔断。Knowles说：“可以将其视为焊盘之间的一种冷焊。”然后将顶部晶圆减薄至仅几微米，并将键合晶圆切割成芯片。
在Graphcore的案例中，其在一块晶圆上填满了该公司的第二代AI处理器，拥有1472个智能处理单元（IPU）和900MB片上缓存。这些处理器已在商业系统中得到应用，并在最近一次MLPerf基准测试中交出了相当不错的答卷。至于另一个晶片，其拥有一套相应的供电芯片（不包含晶体管或其它有源器件），配备了电容并通过硅通孔（TSV）来垂直连接。
值得一提的是，真正起作用的是电容器。电容器组件形成在硅片上深且窄的沟槽中（类似DRAM）。通过将这些电荷储存组件放置在靠近晶体管的位置，以实现更平滑的功率传输，从而使IPU内核在较低电压下运行得更快。若缺乏这一方案，Graphcore就必须将IPU工作电压提升到更高，才能维持1.85GHz的工作频率。此外借助电源芯片，也可助力其达成该时钟频率、并减少能源开销。
Graphcore高管补充道，Wafer-on-Wafer技术使得芯片之间的链接密度可高于将单个芯片连接到晶圆上，但也面临一批晶圆中难免有少数存在缺陷的问题。通过键合两片晶圆，会使得成品芯片的缺陷率翻番。为了缓解这种情况的发生，Graphcore选择了一套机智的应对方法 —— 与其它AI处理器一样，IPU由许多重复、冗余的处理器内核和其它部分组成。公司联合创始人兼首席执行官Nigel Toon指出，任何缺陷都可通过内置的保险电路，让它们与IPU的其余部分隔离开来。
有趣的是，尽管Bow尚未在供电芯片上堆砌晶体管，但Simon Knowles暗示道 —— 当前工作只能算是迈出了第一部，该公司将在不久的将来“走得更远”。此外该公司披露了一些计划，比如将打造可训练“人脑规模”人工智能的超级计算机 —— 在神经网络中具有数百亿的参数数量级。
https://t.cn/A66XcRaS
Graphcore 高管表示，这种名为Bow的新型组合芯片适用于伦敦的一个地区，是市场上第一个使用晶圆对晶圆键合的芯片。添加供电硅意味着Bow可以运行得更快 —— 1.85GHz，而不是1.35 GHz，比前代产品的电压更低。这就意味着，与上一代计算机相比，计算机训练神经网络的速度提高了40%，能耗降低了16%。重要的是，用户无需更改其软件即可获得这种改进。
Graphcore首席技术官兼联合创始人Simon Knowles表示：“我们正在进入一个先进封装的时代，在这个时代中，多个硅芯片将被组装在一起，以补充我们在不断放缓的摩尔定律道路上不断取得进步所带来的性能优势。”Bow及其前身Colossus MK2均使用相同的制造技术，即台积电的N7制造。
在其他3D芯片堆叠技术中，比如英特尔的Foveros，已经删除的芯片被连接到其他芯片或晶圆上。在台积电的 SoIC WoW技术中，两个完整的芯片晶圆是键合的。每个芯片上的铜焊盘在晶圆对齐时匹配。当两个晶片被压在一起时，焊盘熔断。Knowles说：“可以将其视为焊盘之间的一种冷焊。”然后将顶部晶圆减薄至仅几微米，并将键合晶圆切割成芯片。
在Graphcore的案例中，其在一块晶圆上填满了该公司的第二代AI处理器，拥有1472个智能处理单元（IPU）和900MB片上缓存。这些处理器已在商业系统中得到应用，并在最近一次MLPerf基准测试中交出了相当不错的答卷。至于另一个晶片，其拥有一套相应的供电芯片（不包含晶体管或其它有源器件），配备了电容并通过硅通孔（TSV）来垂直连接。
值得一提的是，真正起作用的是电容器。电容器组件形成在硅片上深且窄的沟槽中（类似DRAM）。通过将这些电荷储存组件放置在靠近晶体管的位置，以实现更平滑的功率传输，从而使IPU内核在较低电压下运行得更快。若缺乏这一方案，Graphcore就必须将IPU工作电压提升到更高，才能维持1.85GHz的工作频率。此外借助电源芯片，也可助力其达成该时钟频率、并减少能源开销。
Graphcore高管补充道，Wafer-on-Wafer技术使得芯片之间的链接密度可高于将单个芯片连接到晶圆上，但也面临一批晶圆中难免有少数存在缺陷的问题。通过键合两片晶圆，会使得成品芯片的缺陷率翻番。为了缓解这种情况的发生，Graphcore选择了一套机智的应对方法 —— 与其它AI处理器一样，IPU由许多重复、冗余的处理器内核和其它部分组成。公司联合创始人兼首席执行官Nigel Toon指出，任何缺陷都可通过内置的保险电路，让它们与IPU的其余部分隔离开来。
有趣的是，尽管Bow尚未在供电芯片上堆砌晶体管，但Simon Knowles暗示道 —— 当前工作只能算是迈出了第一部，该公司将在不久的将来“走得更远”。此外该公司披露了一些计划，比如将打造可训练“人脑规模”人工智能的超级计算机 —— 在神经网络中具有数百亿的参数数量级。
https://t.cn/A66XcRaS
每天我們都能遇到很多人，每個人的出現都有著他的意義。有的會成為戀人知己，有的會成為摯友良朋。他們的出現，是為了考驗你、扶助你，更多的時候，是為了成就最好的你。每個相遇都足以影響一生，而在相遇和分離之間，我們一起上了一課，學會了被愛，懂得去愛。（Art By Nigel Van Wieck）#艺术分享##遇见艺术#
✋热门推荐